Aeonic Generate™
数字 PLL（锁相环）解决方案
Aeonic™ Generate 时钟 IP 模块专为 SoC 设计，适用于数据中心 CPU、AI 加速器、5G、航空航天以及汽车 SoC 等需要更高测试性与可靠性的应用场景
Aeonic Generate 系列覆盖高度面积优化的时钟生成方案，支持分布式时钟架构，并可作为业界首个集成式 droop 响应系统的一部分使用。该产品系列具有高度可观测性，可用于监控，同时运行于核心 VDD 电源供电以简化集成，并且相比其他分数型 PLL 面积减少约 8 倍。
Observable
(可观测性）
Aeonic Generate™ IP 产品系列可生成丰富的输出数据，用于芯片健康监测与分析管理接口。同时它们具备可编程能力，以适应芯片工艺与电压变化带来的差异。
Process Portable
(工艺可移植性）
Aeonic Generate™ 模块具备工艺可移植性，可在先进制程节点间高效扩展。其数字架构确保功能能够可靠跨节点迁移，并支持长期研发复用。
Aeonic Generate™ 产品系列
Aeonic Generate™ AWM
- 针对 droop 的极快自适应（检测 + 响应），支持细粒度时钟调节
- 支持 DFS/DVFS 的快速响应
- 提供全面的 droop 与时钟健康遥测
- 可编程的 droop 响应与恢复曲线
- 支持运行时可编程
- 可综合实现
Aeonic Generate™ CGM
- 比分数型模拟 PLL 小 8 倍
- 支持运行时可编程
- 可综合实现
- 适用于严苛环境
产品线亮点
Patent Notice may be found at: www.movellus.com/patent-notice.
Process Portable
完全可综合，用于功能丰富的系统级解决方案
Programmable
基于芯片分析数据进行可调优功能设计
Silicon Lifecycle Analytics Support
提供可执行洞察的功能型 IP
Product Line Highlights
Process Portable
Fully synthesizable for feature-rich system-level solutions.
Programmable
Tunable features driven by silicon analytics.
Silicon Lifecycle Analytics Support
Functional IP that generates actionable insight.
Patent Notice may be found at: www.movellus.com/patent-notice.
